SAPI / deska grafiky BGP-1S

Deska BGP-1S představuje grafickou kartu, která je na úrovni programátorského modelu kompatibilní s PMD-85. Umožňuje provoz ve čtyřbarevném (zelené/červené/modré/fialové pixely na černém pozadí) a sedmibarevném režimu (navíc barvy bílá, žlutá a nebeská).

Specifikace desky JPR-1S:

* karta je určena pro osmibitový systém SAPI-1, je testována s kartami CPU JPR-1 a JPR-1S, předpokládá se kompatibilita s kartami JPR-1A a JPR-1Z
* karta má plně synchronizovaný přístup CPU k videoram s vnitřními operacemi videoprocesoru – při zápisu nedochází k jevu zvanému „sněžení“
* velikost vnitřní videoram 16kB, pro grafická data využito 12kB
* adresu videoram možno propojkami nastavit na: 0000h, 4000h, 8000h nebo C000h
* deska podporuje memory banking pomocí sběrnicového signálu MAP1
* CPU může do vnitřní videoram pouze zapisovat, pro účely zpětného čtení dat z videoram je nutno osadit v systému kartu paměti RAM, která bude umístěna na stejné adrese jako vnitřní videoram karty BGP-1S
* výstupní obrazový signál karty BGP-1S je analogový a černobílý (v této podobě lze zobrazit jako videosignál na všech TV přijímačích včetně ČB), doplněný třemi barvovými signály R, G a  B pro propojení kabelem SCART (pak je obraz na TV přijímači barevný)
* komponenty výstupního obrazového signálu jsou vyvedeny na 30-pinový konektor FRB typu TY513 3011
* rozložení signálů na výstupním FRB konektoru je voleno tak, aby šlo v maximální míře použít stávající videokabely systému SAPI
* grafické rozlišení 288x256 pixelů (norma PMD-85)
* viditelná část jednoho mikrořádku je tvořena 48 bajty, kde každý nese informaci o 6 pixelech (48x6=288) a dvou atributových bitech barvy (odtud 4 možné barvy pro šestici pixelů na černém pozadí)
* při sdružení 2+2 barevných atributů dvou šestic pixelů nad sebou je aktivován režim Colorace, kdy 4 atributové bity vybírají prostřednictvím pevně dané palety jednu ze sedmi barev (červená, zelená, žlutá, modrá, fialová, nebeská či bílá)
* videoprocesor generuje signál přerušení vždy jednou během TV půlsnímku (cca 50Hz), lze jej namapovat na sběrnicové signály INT0 nebo INT1
* klopný obvod požadavku přerušení se nastavuje na začátku prvního zatemněného mikrořádku (č. 256 z celkových 312 mikrořádků rozkladu obrazu) a nuluje (odblokuje) se vykonáním jakékoliv instrukce (FETCH) v prostoru videoram
* vlastní deska vyžaduje napájení pouze +5V, prototyp měl přibližnou spotřebu 240mA při  osazení obvody řady 74ALS (250mA při osazení obvody 74LS a 130mA při osazení obvody 74HCT)
* napětí +12V ze sběrnice je vyvedeno pouze na výstupní videokonektor FRB30, a je použito pouze pro automatickou aktivaci AV režimu na TVP (to však lze udělat i ručně na TVP), navíc lze toto napětí na výstupním konektoru využít pro konvertor s MC13077
* rychlost paměti SRAM by měla být do 90ns, hodnota 120ns je již na hraně

Doporučení pro osazení a oživení:

* Nejprve z důvodu snadnější manipulace osadit rezistory, diody a axiální kondenzátory. Poté osadit ostatní prvky (konektory, krystal, tranzistory, radiální a keramické stojaté kondenzátory). U konektorů FRB je nutno vyjmout nevyužité piny. Osazování integrovaných obvodů provádět postupně od oscilátoru až nakonec k obvodům pro interface sběrnice a vždy po osazení skupiny IO vyzkoušet funkci osazených obvodů. Výstup na TVP raději nejprve přezkoušet osciloskopem nebo čítačem, aby chybná frekvence nepoškodila rozkladové obvody TVP. Zjednodušeně lze říci, že je vhodné osazovat integrované obvody po skupinách podle postupného výskytu na listech schématu č.1 až č.4.
* Doporučuji propájet cínem prokovené otvory, které sice zůstanou prázdné, ovšem vedou napájecí proud a samotné vnitřní pokovení otvoru by bylo zatěžováno vysokou proudovou hustotou. Jedná se o trojici sousedních děr v napájecí cestě +5V nad jumperem S2, dále dvojici sousedních děr v napájecí cestě +5V vedle vývodu č.1 SRAM 32kB, a dále dvojici sousedních děr v napájecí cestě GND zhruba uprostřed mezi vývody 14 a 15 SRAM 32kB.
* Zapojení je navrženo pro osazení obvody řady 74LS s ohledem na jejich typické rychlosti. V praxi je vyzkoušeno rovněž osazení obvody 74LS+74ALS, 74ALS, 74HCT a 74HCT+74LS.
* Zapojení má dvě kritická místa z hlediska časování. Prvním je deaktivace inverze signálu A6 videprocesoru (výstup KO č.9/IC20B. Pokud by vlivem mixu různých rodin součástek 74LS/74ALS/74HCT/74F apod. docházelo k nestabilitě barev šestic pixelů, je vhodné použít pomalou verzi hradel EXOR IC30A (například 74LS86/74HCT86/7486). Tato záměna by sama o sobě měla zajistit dostatečnou dobu přesahu dat pro zápis do záchytného registru pomocných atributů barvy (IC9A a IC9B).
* Druhým kritickým návrhovým místem je přesah signálu /BUF za signál /WE. Pokud by se v praxi ukázala navržená časová souslednost jako nedostatečná (projeví se chybovostí při zápisu dat procesorem do videoram), je nutno přeškrábnout ze strany spojů propojku a osadit zpožďovací RC-člen na signál /BUF (na desce je připraven naváděcí potisk). Alternativou může být osazení „pomalé“ verze IC13 74xx02, například 74LS02.

Poznámka:

Deska neobsahuje známé návrhové chyby.